晶圆CP测试方案-华汉仪器

1、晶圆CP测试方案：半导体制造的质量筛分核心技术

引言

在半导体产业链中，芯片从设计到成品需要经历数百道工序，而测试环节犹如三道严密的质量关卡，守护着每一颗芯片的可靠性。2024年全球半导体测试设备市场规模已达67亿美元，预计2025年将激增30.3%——这个价值数百亿的“隐形战场”，正是由WAT（晶圆接受测试）、CP（芯片探针测试）和FT（最终测试）三大测试环节构成-4。其中，晶圆CP测试作为封装前的关键筛选工序，承担着“剔除早期失效”的重任，是决定产能效率与产品良率的核心瓶颈-2。

一、CP测试的基本概念与战略价值

1.1 什么是CP测试

CP测试，全称Chip Probing或Circuit Probing，即晶圆测试，在整个芯片制作流程中处于晶圆制造和封装之间。晶圆制作完成之后，成千上万的裸DIE（未封装的芯片）规则地分布满整个Wafer。由于尚未进行划片封装，芯片的管脚全部裸露在外，需要通过极细微的探针（Probe）来与测试机台（Tester）建立电气连接-3-7。

在未进行划片封装的整片Wafer上，通过探针将裸露的芯片与测试机连接，从而进行的芯片测试就是CP测试。测试对象是针对整片wafer中的每一个Die，目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证-3。

1.2 为什么要做CP测试

降低制造成本：Wafer制作完成之后，由于工艺原因引入的各种制造缺陷，分布在Wafer上的裸DIE中会有一定量的残次品。CP测试的目的就是在封装前将这些残次品找出来（Wafer Sort），避免后续封装环节的资源浪费。数据显示，一颗坏品在封装前的处理成本与封装后相差10倍以上，通过晶圆级筛选可以显著降低制造成本-1。

解决封装后的测试盲区：通常在芯片封装时，有些管脚会被封装在内部，导致有些功能无法在封装后进行测试，只能在CP测试中完成-7-9。

芯片分级：部分公司会根据CP测试的结果，根据性能将芯片分为多个级别（如不同速度等级、功耗等级），将这些产品投放不同的市场，实现产品价值最大化-7-9。

检测Fab厂工艺水平：CP测试数据可以直接反映晶圆制造厂的工艺稳定性，通过分析失效分布，可以追溯到工艺窗口偏移，帮助Foundry优化制程参数-3-4。

二、CP测试系统的核心组成

CP测试平台是一个精密的机电一体化系统，主要由三大核心设备构成：测试机（ATE）、探针台（Prober）和探针卡（Probe Card）-1-2。

2.1 测试机

测试机是CP测试系统的“大脑”，负责运行测试程序并处理电性数据。它提供测试电源、信号输入及功能向量，接收晶粒反馈信号以判定其良率，检测参数包括漏电流、阈值电压、工作频率等-1-2。在半导体后道产线设备投资中，测试设备价值量占比最高，根据SEMI数据，2025年测试设备在后道产线投资中占比预计达63.6%，显著高于封装设备-2。

测试机按应用领域可分为：

• SoC测试机：用于系统级芯片测试，技术壁垒最高，占据约80%的市场份额-2

• 存储测试机：专门用于DRAM、Flash等存储器芯片测试

• 模拟/混合信号测试机：用于电源管理芯片、放大器等测试

全球测试机市场由泰瑞达与爱德万构成双寡头，合计市占率超90%-2。

2.2 探针台

探针台作为CP环节的“精密执行器”，通过高精度移动平台将探针与晶粒的Pad精准接触，实现电气连接。现代探针台的定位精度可达±2μm，在先进制程下向更高精度对位与MEMS探针卡加速迭代-2-4。探针台长期由日系厂商主导，12英寸先进制程壁垒显著-2。

2.3 探针卡

探针卡是连接测试机与晶圆 pads 的接口，根据芯片Pad布局定制，确保ATE信号与晶粒引脚导通-1。探针有钨铜、铍铜或钯等材料，在强度、导电性、寿命、成本等方面各有特点-7。

探针卡分为公板和专板两种。公板是在已有的板子上通过飞线等方式组成芯片外围电路，制作成本低、周期短，适用于测试规格要求不高的CP测试。专板是为特定芯片专门设计的板子，适用于对外围电路要求高、测试规格精密的芯片，设计和制作成本高，但测试质量更优-7。

根据弗若斯特沙利文统计，全球CP探针市场预计2025–2029年将由约73亿元增至约97亿元，CAGR约6.9%-8。

三、CP测试的测试内容与方法

CP测试涵盖多种测试项目，根据芯片类型和测试需求的不同，测试内容可分为以下几类-7-9：

3.1 逻辑功能测试

SCAN测试：用于检测芯片逻辑功能是否正确。在设计阶段，先使用Design Compiler插入Scan Chain，再利用ATPG自动生成SCAN测试向量。测试时，先进入Scan Shift模式，ATE将pattern加载到寄存器上，再通过Scan Capture模式捕捉结果，最后将结果输出到ATE进行比较-7-9。

Boundary SCAN测试：用于检测芯片管脚功能是否正确。通过在IO管脚间插入边界寄存器，使用JTAG接口来控制，监测管脚的输入输出状态。这对于BGA等复杂封装芯片尤为重要，因为物理探针难以直接接触到所有管脚-7-9。

3.2 存储器测试

芯片往往集成各种类型的存储器（ROM/RAM/Flash），为测试存储器读写和存储功能，通常在设计时提前加入BIST逻辑，用于存储器自测。芯片通过特殊的管脚配置进入各类BIST功能，完成自测试后BIST模块将测试结果反馈给Tester-7-9。

• ROM测试：通过读取数据进行CRC校验来检测存储内容是否正确

• RAM测试：检测读写和存储功能外，还覆盖DeepSleep的Retention功能和Margin Write/Read等

• Embedded Flash测试：除了正常读写和存储功能外，还要测试擦除功能，并通过Baking烘烤和Stress加压来检测Flash的Retention是否正常-7

对存储器芯片，CP测试更肩负“修复”使命。通过冗余分析，可将有缺陷的存储单元替换为备用单元，某DRAM厂商借此将良率提升20%-4。

3.3 DC/AC参数测试

DC测试：包括芯片Signal PIN的Open/Short测试（检查探针与Pad的接触是否良好、引脚是否存在短路或断路），电源PIN的Power Short测试，以及检测芯片直流电流和电压参数（如漏电流、静态功耗等）是否符合设计规格-7-9。

AC测试：检测芯片交流信号质量和时序参数是否符合设计规格，如工作频率、信号上升/下降时间、传播延迟等-7-9。

3.4 RF测试

对于无线通信芯片（蓝牙、Wi-Fi、蜂窝通信等），RF的功能和性能至关重要。CP中对RF进行测试以检测RF模块逻辑功能是否正确，包括发射功率、频率误差、调制精度等指标-7-9。

四、CP测试的实施流程

4.1 前期准备：DFT设计与测试程序开发

DFT是在芯片设计阶段就植入的可测试性硬件逻辑，包含SCAN、Boundary SCAN、各类BIST、Function Test Mode等。测试人员需要在芯片设计之初就准备好Test Plan，根据芯片规格参数规划测试内容和测试方法-7。

测试程序开发包括：根据ATPG生成的WGL/STIL等格式文件，转换成特定测试机台所需的文件格式，并增加其他测试控制程序。Probe Card的制作需要芯片Pad的坐标和间距信息，同时确定同测数（Site），在测试机资源允许的条件下尽可能增加同测数以节约测试时间成本-7。

4.2 调试阶段

Wafer从Foundry出厂转运至测试厂，ATE软硬件就绪后开始调试。根据Test Plan，Pattern被分作不同的BIN，以定位测试错误的位置。工程师需要调试探针力度、清理探针周期等参数，确保整片Wafer上每一次Touchdown都可以测试稳定。整片Wafer的测试结果生成Wafer Map文件和datalog，工程师通过分析这些数据决定是否进入量产-7。

4.3 量产阶段

进入量产阶段后，根据大量测试的统计数据，可以进行优化调整-7：

• 将错误率较高的BIN排在靠前位置，测试到第一个出错的BIN后即终止，节省测试时间

• 将错误率较低的BIN排在靠后位置，错误率极低时甚至可删除该测试项

• 决定是否对出错的DIE进行复测（复测可纠正一定比例的瞬时错误）

• 根据良率波动情况，及时分析设备或与Foundry沟通

量产CP测试的结果需要交给后续封装厂使用，通常是一个含有分BIN信息的Map文件，封装厂根据Map文件挑选好品封装，剔除坏品-7。

五、行业趋势与技术演进

5.1 AI算力驱动测试需求增长

AI算力芯片的复杂度跃迁导致测试向量深度指数级膨胀，单芯片测试时间成倍延长，驱动机台需求“量增”；同时，千瓦级功耗芯片对设备的主动热管理及信号完整性提出极端要求，推升单机价值量-2-5。

5.2 先进封装带来测试节点前移

Chiplet架构使得KGD测试成为刚需，测试节点由封测向晶圆环节前移；异构集成与系统复杂度上行推动SLT系统级测试需求，形成了ATE之外的流程新增量-2-5。

5.3 汽车电子推动三温测试普及

智能车芯片数量呈翻倍增长，AEC-Q100严苛标准下的三温循环测试（-40℃、25℃、125℃）使得三温探针台需求刚性放大-2-4。车规芯片测试更需通过老化测试，确保在汽车生命周期内（通常15年）的可靠性-4。

5.4 国产化替代加速

从结构上看，模拟与分立器件测试机国产化率已处于约80%的水平，而SoC/存储测试在市场扩容背景下仍维持在10%/8%的低国产化水平，形成清晰的结构性替代空间-2-5。探针台与分选机环节则率先体现国产化进展，市占率持续提升-2。

六、结语

晶圆CP测试作为半导体制造的核心质量关卡，通过晶圆级筛选显著降低制造成本（坏品处理成本相差10倍以上），确保最终出货芯片的可靠性-1。随着探针台精度提升（达±0.1μm）与测试设备智能化，该流程正加速向高集成度、高可靠性方向演进-1。

在半导体产业迈向3nm及后摩尔时代的今天，测试技术正从“被动检测”向“主动良率管理”转变。通过AI算法分析海量测试数据，不仅能预测潜在失效，更能指导工艺优化，实现“从检测到预防”的跨越。正如行业共识所言：“测试是半导体产业的眼睛，也是良率的守护神”-4。

2、华汉仪器业务中的“晶圆CP测试方案”特点

华汉仪器（深圳）有限公司依托核心团队来自华为、海思、R&S等业界知名企业的深厚技术背景，在半导体测试领域积累了丰富的工程实践经验。针对国内半导体行业CP测试环节的痛点，华汉仪器的晶圆CP测试方案呈现以下特点：

• 解决行业痛点，突破信号完整性瓶颈：针对国内CP测试普遍采用的悬臂针（环氧针）在信号完整性控制方面的局限（数据传输率仅100~400Mbps，高速信号测试困难），华汉仪器通过系统级优化和先进的测试架构设计，为高速芯片测试提供可行的国产化解决方案-3-6。

• 软硬件系统集成能力：CP测试系统的核心难点在于将测试机、探针台等各类设备进行软件集成并实现最优的产线UPH。华汉仪器凭借丰富的系统集成经验，可通过GPIB及其他串口通讯方式实现与全自动探针台（如TSK A-PM-90A/UF200R等）的通讯，并将工控机与罗德施瓦茨网络分析仪等测试仪表无缝连接-3-6。

• 产线效率调优服务：通过软件调优的方式不断对产线UPH进行优化，理论可实现1200 pcs的产线UPH。同时可向客户提供对应的系统源码，便于客户后期的自主维护和升级-3-6。

• 非标定制化能力：华汉仪器擅长为客户提供非标、定制化的测量和自动化解决方案。网分测试项目及具体数据的保存、MES系统接入等均可按照客户需求进行定制，从集成到售后提供完善的技术支持服务-3-6。

• 一站式硬件供应与成本优化：华汉仪器可以提供CP测试系统的整套硬件设备供货，通过国产化方案有效降低行业内对进口CP测试系统的采购成本。方案涵盖工控机（预装ATE软件，支持多site测试，实时数据保存与自动summary报告生成）、测试仪表等全套硬件-3-6。

• 全天候技术支持：秉承“为客户解决问题”的团队口号，提供24小时在线技术咨询，确保客户产线的稳定运行。

如需进一步了解具体的CP测试方案、技术参数或定制化需求，欢迎联系彭先生：15773414508。